Securing a RISC-V architecture: A dynamic approach - Université de Rennes 1 Accéder directement au contenu
Communication Dans Un Congrès Année : 2023

Securing a RISC-V architecture: A dynamic approach

André Sintzoff
  • Fonction : Auteur
J.R. Coulon
  • Fonction : Auteur

Résumé

The SecureV (also known as SecV) project offers an innovative, open-source hardware, secure, and high-performance processor core based on the RISC-V ISA. The originality of the approach lies in the integration of a complete solution to increase security based on dynamic code transformation, covering 4 of the 5 NIST1 functions of cybersecurity via monitoring (identify, detect), obfuscation (protect), and dynamic adaptation (react).
Fichier principal
Vignette du fichier
DATE_2023_sp.pdf (920.95 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-03906564 , version 1 (26-07-2024)

Identifiants

Citer

Sébastien Pillement, Maria Mendez Real, Juliette Pottier, Thomas Nieddu, Bertrand Le Gal, et al.. Securing a RISC-V architecture: A dynamic approach. 2023 Design, Automation and Test in Europe Conference (DATE 2023), Apr 2023, Antwerp, Belgium. ⟨10.23919/DATE56975.2023.10136972⟩. ⟨hal-03906564⟩
203 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Mastodon Facebook X LinkedIn More